Esta serie de ejercicios lanzados en el 2013, fueron seleccionados teniendo en cuenta que el entendimiento y modelado de los mismos es transversal a los conceptos requeridos para el conocimiento del lenguaje VHDL a nivel RTL y del diseño lógico. Si bien no abarca la totalidad del lenguaje, que en realidad nunca fue el propósito por parte de los autores, este solucionario es una primera entrega de una serie de ejercicios que serán pertinentes a las materias de diseño lógico y diseño de sistemas digitales.

Finalmente damos las  gracias a los alumnos que en su momento contribuyeron a la solución de ciertos ejercicios, los nombres de los mismos fueron incluidos al principio de cada ejercicio según hayan colaborado