Invitación a la defensa del Trabajo Final de Grado del estudiante Iris Mathias Verón Fernández

«Diseño e Implementación de un Modulador SPWM basado en FPGA para Convertidores NPC de Tres Niveles», se denomina el Trabajo Final de Grado (TFG) que presentará el estudiante Iris Mathias Verón Fernández, como prueba final para egresar de la carrera de Ingeniería Mecatrónica de la Facultad de Ingeniería de la Universidad Nacional de Asunción (FIUNA). La defensa del trabajo se realizará el jueves 27 de marzo del 2025, a las 10:00 h en el Aula TFG1 de la Institución.

La designación de los integrantes de la mesa examinadora que deberá recibir y calificar la presentación del TFG, del décimo semestre del Plan de la carrera de Ingeniería Mecatrónica estará compuesta por los Señores:

• Prof. Dr. Ing. Rubén López
• Prof. Msc. Ing. Cirilo Hernáez
• Prof. Mde. Ing. Roberto Olmedo
• Prof. Dr. Ing. Raúl Gregor
• Prof. Ing. Gustavo Verón
• Prof. Dr. Ing. Sergio Toledo
• Dr. Ing. David Caballero
• Dr. Ing. Edgar Maqueda
• Dr. Ing. Alfredo Renault